文档名：SpMV计算的ARM和FPGA异构加速器设计
摘要：针对稀疏矩阵向量乘(SparseMatrix-VectorMultiplication,SpMV)在边缘端实施效率不高的问题,以稀疏矩阵的存储格式、SpMV的现场可编程门阵列(FieldProgrammableGateArray,FPGA)加速为研究对象,提出了一种多端口改进的行压缩存储格式(ModifiedCompressedSparseRowFormat,MCSR)与ARM+FPGA架构任务级数据级硬件优化相结合的加速方法.使用多个端口并行存取数据来提高计算并行度;使用数据流、循环流水实现循环间、循环内的并行加速;使用数组分割、流传输实现数据的细粒度并行缓存与计算;使用ARM+FPGA架构,ARM完成对系统的控制,将计算卸载到FPGA并行加速.实验结果表明,并行加速优化后的ARM+FPGA方案相较于单ARM方案最高可达10倍的加速效果,而且增加的资源消耗在可接受范围内,矩阵规模越大非零值越多加速效果越明显.研究成果在边缘端实施SpMV计算方面有一定实用价值.
Abstract：Toaddresstheproblemofinefficientimplementationofsparsematrix-vectormultiplication(SpMV)attheedge,theauthorsstudythestorageformatofsparsematrixandfieldprogrammablegatearray(FPGA)accelerationmethodofSpMVandproposeamulti-portmodifiedcompressedrowformat(MCSR)accelerationmethodcombinedwithtask-leveldata-levelhardwareoptimizationinARM+FPGAarchitecture.Computationalparallelismisimprovedbyusingmultipleportstoaccessdatainparallel.Parallelaccelerationbetweenandwithinloopsisachievedusingdataflowandpipeline.Fine-grainedparallelcachingandcomputationofdataisachievedusingarraypartitionandstreamtransfer.TheARM+FPGAarchitectureisused,withARMcompletingthecontrolofthesystemandoffloadingthecomputationtotheFPGAforparallelacceleration.ExperimentalresultsshowthattheparallelaccelerationoptimizedARM+FPGAschemecanachieveupto10timesaccelerationcomparedwiththesingleARMscheme.Andtheincreasedresourceconsumptioniswithintheacceptablerange.Theresultsalsoshowthatthelargerthematrixsize,themorenon-zerovalue,themoreobvioustheaccelerationeffect.TheresearchresultsareofpracticalvalueintheimplementationofSpMVcomputingattheedge.
作者：朱明达 薛济擎 艾纯瑶Author：ZHUMingda XUEJiqing AIChunyao
作者单位：中国石油大学(北京)信息科学与工程学院,北京102249
刊名：电讯技术
Journal：TelecommunicationEngineering
年，卷(期)：2024, 64(2)
分类号：TP332.2
关键词：稀疏矩阵向量乘(SpMV) 异构加速器 硬件加速
Keywords：sparsematrix-vectormultiplication(SpMV) heterogeneousaccelerator hardwareacceleration
机标分类号：TP391.41TN492TP273.5
在线出版日期：2024年3月5日
基金项目：中国高校产学研创新基金，中国石油大学(北京)科研基金SpMV计算的ARM和FPGA异构加速器设计[
期刊论文] 电讯技术--2024, 64(2)朱明达 薛济擎 艾纯瑶针对稀疏矩阵向量乘(SparseMatrix-VectorMultiplication,SpMV)在边缘端实施效率不高的问题,以稀疏矩阵的存储格式、SpMV的现场可编程门阵列(FieldProgrammableGateArray,FPGA)加速为研究对象,提出了一种多端口改进...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
SpMV计算的ARM和FPGA异构加速器设计 Design of an ARM and FPGA Heterogeneous Accelerator for SpMV Computation
SpMV计算的ARM和FPGA异构加速器设计.pdf
- 文件大小:
- 1.28 MB
- 下载次数:
- 60
-
高速下载
|
|
