文档名：高吞吐率流水线结构的ZUC256流密码硬件设计
摘要：ZUC-256是为提供5G应用环境256bit安全性而设计的流密码算法,数据处理速率是其核心性能之一,为此本文提出一种具有高吞吐率特性的硬件设计方案.该方案采用流水线拆分关键路径初步提升系统工作频率,并提出一种完成模(231-1)加算法的优化电路进一步缩短关键路径延迟,该模加结构相较于现有结构缩短了42％的逻辑延迟,能够显著提升系统工作频率和吞吐率.本研究分别采用Xilinx公司的Virtex-5器件、Alter公司的DE2-115器件和TSMC90nm工艺实现了该流密码硬件结构.实验测试结果表明,采用TSMC90nm工艺实现的ASIC系统工作频率最高达到1200MHz,吞吐率可达38.4Gbps,比现有研究成果提升71％.
作者：刘云涛 申泽生 方硕 王云 Author：LIUYun-tao SHENZe-sheng FANGShuo WANGYun
作者单位：哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001;先进船舶通信与信息技术工业和信息化部重点实验室,黑龙江哈尔滨150001哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001广东省大湾区集成电路与系统应用研究院,广东广州510535
刊名：电子学报 ISTICEIPKU
Journal：ActaElectronicaSinica
年，卷(期)：2023, 51(2)
分类号：TN431.2
关键词：5G 祖冲之算法 知识产权核 高吞吐率 流水线
机标分类号：TP319.4TN47TN792
在线出版日期：2023年5月8日
基金项目：黑龙江省自然科学基金面上项目，中央高校基本科研业务费专项高吞吐率流水线结构的ZUC-256流密码硬件设计[
期刊论文] 电子学报--2023, 51(2)刘云涛 申泽生 方硕 王云ZUC-256是为提供5G应用环境256bit安全性而设计的流密码算法,数据处理速率是其核心性能之一,为此本文提出一种具有高吞吐率特性的硬件设计方案.该方案采用流水线拆分关键路径初步提升系统工作频率,并提出一种完成模(23...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
高吞吐率流水线结构的ZUC-256流密码硬件设计 A Hardware Design of ZUC-256 Stream Cipher of Pipelining Structure with High Throughput
高吞吐率流水线结构的ZUC-256流密码硬件设计.pdf
- 文件大小:
- 1.92 MB
- 下载次数:
- 60
-
高速下载
|
|
