文档名：一种基于有限脉冲响应滤波器的时钟倍频器设计
摘要：本文提出了一种基于有限脉冲响应(FiniteImpulseResponse,FIR)滤波器的时钟倍频与抖动消除电路.相比传统时钟倍频器所采用的锁相环(PhaseLockedLoop,PLL)或延迟锁定环(Delay-LockedLoop,DLL)技术,本文所设计的倍频电路通过FIR滤波器原理来产生高精度的时钟相位,并利用新型过零检测电路来产生输出时钟脉冲,在明显降低时钟抖动的同时还实现了倍频器的快速锁定,且在功耗及面积成本上也更为经济.本设计采用SMIC0.18μmCMOS工艺实现后,设置输入时钟频率为32MHz时,在锁定时间小于1.5个时钟周期的情况下实现了5倍频输出,输入时钟抖动也从43.6psRMS降低至24.6psRMS,由此验证了设计的合理性和实用性.
Abstract：Thispaperpresentsaclockmultiplicationandjitterreductioncircuitbasedonfiniteimpulseresponse(FIR)filters.Comparedwithphase-lockedloop(PLL)ordelay-lockedloop(DLL)techniquesusedinconventionalclockmultiplier,theproposedclockmultipliergeneratesahigh-precisionclockphasebasedontheworkingprincipleofFIRfilterwhilereducingtheclockfrequencyjitter.Anewzero-crossingdetectioncircuitisalsodesignedtogenerateoutputclockpulses.Theproposedclockmultipliercanachievefastlock-intime,aswellaslowpowerconsumptionandareacost.ThisdesignisimplementedinSMIC0.18umCMOSprocess,theinputclockfrequencyis32MHz,theoutputismultipliedby5whenthelock-intimeislessthan1.5clockcycles,andtheinputclockjitterisreducedfrom43.6psRMSto24.6psRMS.
作者：曾兆权 旭阳欣 马丁·马林森 张岭 张宁 Author：ZENGZhao-quan HSUYong-sheng MALLINSONMartin ZHANGLing ZHANGNing
作者单位：石河子大学机械电气工程学院,新疆石河子832000亿升科技有限公司,韩国水原16203硅谷接入有限公司,加拿大基洛纳V1W1A4
刊名：电子学报 ISTICEIPKU
Journal：ActaElectronicaSinica
年，卷(期)：2023, 51(10)
分类号：TN771
关键词：时钟 倍频器 有限脉冲响应 过零检测 抖动
Keywords：clock frequencymultiplier finiteimpulseresponse zero-crossingdetection jitter
机标分类号：
在线出版日期：2024年1月17日
基金项目：一种基于有限脉冲响应滤波器的时钟倍频器设计[
期刊论文] 电子学报--2023, 51(10)曾兆权 旭阳欣 马丁·马林森 张岭 张宁本文提出了一种基于有限脉冲响应(FiniteImpulseResponse,FIR)滤波器的时钟倍频与抖动消除电路.相比传统时钟倍频器所采用的锁相环(PhaseLockedLoop,PLL)或延迟锁定环(Delay-LockedLoop,DLL)技术,本文所设计的倍频...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
一种基于有限脉冲响应滤波器的时钟倍频器设计 A Design of Clock Frequency Multiplication Circuit Based on Finite Impulse Response Filter
一种基于有限脉冲响应滤波器的时钟倍频器设计.pdf
- 文件大小:
- 11.45 MB
- 下载次数:
- 60
-
高速下载
|
|
