文档名：容偏差灵敏放大器研究与实现
随着数据Cache容量不断的增大.制造工艺不断的进步,存储单元尺寸不断的缩小,位线不断的变长,数据的访存时间也将随之不断地变长.为了提高数据Cache的访存速度,就必须在数据传输的关键路径上减小其延迟时间,一种比较实用的措施就是在位线与其输出单元间设置灵敏放大器(SenseAmplifier,SA),以此降低位线电压的波动,进而达到加快数据Cache访存速度的目的,因此灵敏放大器是数据Cache的关键部件之一,它在整个数据Cache电路的功能、性能和可靠性方面起着不可忽视的作用.论文论述了新工艺下一款容偏差灵敏放大器的研究与实现,并对该结构进行了同类比较和可靠性分析.该结构采用全定制设计,最高频率可达到2.5GHz,单独工作自身差分电压达到20mv.
作者：张立姚荣方华
作者单位：上海高性能集成电路设计中心上海201204
母体文献：第二十三届计算机工程与工艺年会论文集
会议名称：第二十三届计算机工程与工艺年会
会议时间：2019年8月15日
会议地点：湖北恩施
主办单位：中国计算机学会
语种：chi
分类号：
关键词：容偏差灵敏放大器 结构设计 可靠性分析
在线出版日期：2022年1月20日
基金项目：
相似文献
相关博文
- 文件大小:
- 724.57 KB
- 下载次数:
- 60
-
高速下载
|
|
