文档名：基于UVM构建DMA从机部件模块级自动验证平台
随着半导体技术的不断发展,集成电路制造工艺技术越来越先进,芯片设计规模变得越来越大,芯片验证工作成了制约芯片设计水平的关键因素.传统的Verilog验证已经难以满足验证的需求,基于SystemVerilog的验证方法学能快速地找出设计的漏洞,并具有很强的重用性.本文以X-DMA从机部件中的一个功能模块作为待测模块,以验证方法学UVM作为指导方法,利用SystemVerilog及UVM提供的库,构建一个可产生带约束的随机激励,并具有自动校验机制的模块级自动验证平台,使验证过程更系统化,提高验证效率.
作者：欧树云陈书明吕昭
作者单位：湖南省长沙市国防科技大学计算机学院410073
母体文献：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集
会议名称：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
会议时间：2016年8月10日
会议地点：西安
主办单位：中国计算机学会
语种：chi
分类号：V43TP3
关键词：集成电路 芯片设计 自动验证平台 从机部件 直接存储访问
在线出版日期：2017年10月24日
基金项目：
相似文献
相关博文
- 文件大小:
- 1.25 MB
- 下载次数:
- 60
-
高速下载
|
|
