文档名：堆叠技术在电子装联工艺中之应用与影响
在当今的科技时代,电子产品的更新速度越来越快,其趋势也日趋明朗,即朝着"轻、薄、短、小"的特点发展.PCB(PrintedCircuitBoard)上的器件密度越来越高,器件尺寸越来越小,Chip物料从本世纪初的0603(英制),发展到如今的03015(公制),甚至到了公制的0201,而集成电路也已从最初的QFP封装发展到如今的3D系统集成封装(SIP/SysteminPackage)、多芯片模块(MCM)等.电装工艺也借鉴3D封装技术,产生了以POP(PackageOnPackage)、COC(ChipOnChip)等为代表的堆叠工艺,而这些工艺也打破了原有的电子制造分级,具有里程碑的意义.本文通过介绍POP工艺在电装工艺中的应用与影响,阐述了作者对这种工艺的理解,供大家学习参考.
作者：许琳
作者单位：斯比泰科技(深圳)有限公司
母体文献：2018中国高端SMT学术会议论文集
会议名称：2018中国高端SMT学术会议
会议时间：2018年11月1日
会议地点：苏州
主办单位：中国电子学会,四川省电子学会
语种：chi
分类号：TN4TN3
关键词：电子装联 堆叠技术 工艺流程
在线出版日期：2022年2月28日
基金项目：
相似文献
相关博文
- 文件大小:
- 6.95 MB
- 下载次数:
- 60
-
高速下载
|
|
