文档名：多端口片上存储器设计与评估
Xilinx提供的片上存储器IP核最多提供两个端口A、B,而双端口存储器可能无法满足实际的工程需要.为了满足同时有多个读写请求的情况,基于已有的存储器IP核设计并验证了一系列多端口片上存储器,并归纳出多端口片上存储器的设计框架,最高可支持同时有8个读请求和8个写请求的情况.提出的设计框架可以有效地设计出10端口以下的存储器,并可以根据实际需求灵活修改.最后对性能和资源消耗进行了评测,1k×8规模的8读6写存储器在Kintex-7系列开发板上的实现频率可达540MHz,同样规模的8读8写存储器在该款开发板上的实现频率可达385MHz.
作者：邹祥喜姜晶菲李梦媛
作者单位：国防科技大学,长沙市开福区德雅路109号410073
母体文献：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集
会议名称：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
会议时间：2016年8月10日
会议地点：西安
主办单位：中国计算机学会
语种：chi
分类号：TP3TN6
关键词：计算机系统 片上存储器 设计理念 现场可编程门阵列
在线出版日期：2017年10月24日
基金项目：
相似文献
相关博文
- 文件大小:
- 1.31 MB
- 下载次数:
- 60
-
高速下载
|
|
