DDR3控制器的结构设计与FPGA验证.pdf
随着游戏、动画、高清视频等需求的快速增长,用于图形图像处理的SoC芯片的数据处理能力越来越强,对片外存储性能的需求也越来越大.具有大容量,高速率的DDR3SDRAM芯片已经成为目前片外存储的首选.为了实现对SDRAM芯片稳定、高速的访问,控制器不仅需要良好的仲裁和调度机制,还需要全定制的物理接口(PHY)和必要的校准功能.本文基于上述考虑,提出一种高效的DDR3控制器结构,并在XILINXFPGAVERTEX-7上实现了PHY的设计.根据项目的使用情况汇总,文中提出的DDR3控制器结构简洁,性能较强,具有丰富的调试接口,满足最高DDR3-1600的性能需求.
作者：成博伟卢俊田泽
作者单位：中航工业西安航空计算技术研究所集成电路与微系统设计航空科技重点实验室,陕西西安710068
母体文献：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集
会议名称：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
会议时间：2016年8月10日
会议地点：西安
主办单位：中国计算机学会
语种：chi
分类号：TP3TG6
关键词：控制器 结构设计 系统集成芯片 现场可编程门阵列
在线出版日期：2017年10月24日
基金项目：
相似文献
相关博文
- 文件大小:
- 1.67 MB
- 下载次数:
- 60
-
高速下载
|
|
